微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教关于 package update 的问题

请教关于 package update 的问题

时间:10-02 整理:3721RD 点击:

各位好

我手上现在只有一个PCB没有原理图,我想对PCB 进行修改,基本过程如下。

1)用 allegro 打开PCB

2)选择 export library/ device file,导出device file

3)  选择 export netlist ,导出 netlist

4)手工更改netlist,修改网络关系

5)修改成功以后import logic 从新倒入网表,完成网络的修改

以上全没有问题。

我现在想问,如果我想改一个元件的封装,把封装的焊盘尺寸从32mil改成36mil,但是无论怎么import logic,都无法改变

PCB中该元件的封装,不知道怎么才能update package

我用F1查了半天,没找到解决方法,希望哪位高手给指点一下。

谢谢

十分感谢,回去试一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top