微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铺网格铜时 via出现DRC怎么弄?

铺网格铜时 via出现DRC怎么弄?

时间:10-02 整理:3721RD 点击:
铺网格铜时 via出现DRC怎么弄?不知道怎么设置才让它不报DRC?

哪位哥姐能告知啊?

还有另一个问题:我加泪滴后为什么那些孔并没有泪滴的形状?这个过程是执行了,可是为什么没有变化呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top