微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro导网表奇怪问题

allegro导网表奇怪问题

时间:10-02 整理:3721RD 点击:

请教各位高手大虾: 本人用的是allegro15.2,画原理图呢用的是自带的capture cis,

                              导网表时居然发现Tools\creat netlist\other 项下没有allegro.dll 输出格式, 郁闷啊

选 telesis.dll 也可以的。

allegro.dll 输出格式是自己添加的,如果你要导原理图的话可以选其中的telesis.dll,它跟选allegro.dll 是一样的,试试看......

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top