微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 高速电路规则设置的问题,等长规则

高速电路规则设置的问题,等长规则

时间:10-02 整理:3721RD 点击:
通过Setup->Constraints->Electrical constraint sets..调出Electrical constraints对话框,在Net Values栏的Relative pro delay项,写上管脚对的等长量,如下图所示,但点击OK后,此项数据又为空。


通过Setup->Electrical constraint spreadsheet..调出如下设置表格,在Net项,对等长规则都做了设置;但在Electrical constraint set项,等长规则栏RPD_MA的Membership对话框中没有可加入的管脚对,此处的内容从哪里设置,才会出现管脚对?如下图示:


hhe

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top