微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > VIA显示成附件这样请问是什么原因.

VIA显示成附件这样请问是什么原因.

时间:10-02 整理:3721RD 点击:
见题,请问有谁能帮忙说明一下,谢谢!

请描述清楚问题

什么样的附件,为何叫附件

你问问题都那么懒,就别怪我们回答得了

就不告诉你,就不告诉你

cadence v16 : http://www.9iv.com/down/soft/3369.htm?eid=439211

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top