微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro 布线问题

Allegro 布线问题

时间:10-02 整理:3721RD 点击:

现在每次从smd pin 向外连线的时候总会报DRC错误,发现smd pin上连出来的线的网络不会跟着smd pin,请问哪为高手知道为什么啊?

  Class:           DRC ERROR CLASS
  Subclass:        BOTTOM
  Origin xy:       (-614.14 496.79)

  CONSTRAINT:      Line to SMD Pin Spacing
  CONSTRAINT SET:  DEFAULT
  CONSTRAINT TYPE: NET SPACING CONSTRAINTS
    Constraint value: 3 MIL
    Actual value:     0 MIL

自己顶一下

你看一下你FIND选项里是不是没有选PIN这一项

行了一个脚,后面又不行了.真的晕了.还有其他可能吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top