微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请有经验的工程师谈谈布SDRAM的经验

请有经验的工程师谈谈布SDRAM的经验

时间:10-02 整理:3721RD 点击:

蛇形线是自动布的还是手动布的呢,看着是挺麻烦的,希望有经验的大侠谈谈经验。

如果是sdram的话,一般速率不会太高,时钟最高也就是166m。

所以我sdram的布线不会苛刻的控制等长,差不多就行了,

如果是ddr2的话,跑667m,时钟也要333m,等长一定要做的,时序裕量比较小。

看来大家都是手动做等长呀,自动布难道不方便吗?

另外SDRAM的等长误差设置在100Mil就行,那DDR要设置为多少,另外最最重要的一个问题

?这个值从哪里确定呢?

经验值  or   Datasheet  or   其他的什么资料

SDRAM按我的经验根本不需要作等长,对于DDR,控制在100mil内都是没有问题的

小弟最近在做一块2440的板子,不知道是否需要做等长处理,买了一块开发板,板子上就是做了等长处理,

小弟也不知是否需要做等长处理了,呵呵,谢谢几位老哥了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top