微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 生成网络表的问题

生成网络表的问题

时间:10-02 整理:3721RD 点击:

我在生成网络表时有如下问题

Loading... D:\CADENCE/pstchip.dat
#34 DDB_ERROR: Expected ';' character on line 165.
              DDB_INFO: File D:/CADENCE/pstchip.dat not loaded.
#53 DDB_ERROR: Null object id specified in call to ddbLoadPstXFiles.
#21 Error   [ALG0036] Unable to read logical netlist data.

为什么不能装载pstchip呢?

根据你的信息来看,应该是生成网络表的过程中发现某些字符不符合要求,具体是元器件标号还是信号线名称就要自己去分析了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top