微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ALLEGRO 画好的PCB怎样比较其与第三方网表是否有出入

ALLEGRO 画好的PCB怎样比较其与第三方网表是否有出入

时间:10-02 整理:3721RD 点击:
原理图是用CAPTURE 画的,PCB是外包用ALLEGRO画的,想请问怎样做比较?另外:ALLEGRO怎样验证画完后连线、安全间距。 POWERPCB可以用tools/verify design ,ALLEGRO 怎样检查?谢谢(刚刚接触ALLEGRO,还请高手指点,请别笑话我。:)

连线、安全间距在 Tools\Reports 里面测试,

网表比较在 Tools\Design Compare.

2楼:网表比较怎么做,不会,请指教。加我QQ:81304379,或者邮件联系:lx5121@126.com,谢谢 。

top

顶....

2楼能否讲得详细一些,谢了!

2楼能否讲得详细一些,谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top