微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 如何允许元件重叠放置 ,不出现 "CC"DRC

allegro 如何允许元件重叠放置 ,不出现 "CC"DRC

时间:10-02 整理:3721RD 点击:

allegro 如何允许元件重叠放置 ,不出现 "CC"DRC,谢谢!

我想知道这个属性是否可以设置。

设定不一样的package height

在Design constraints 中把Package to package 项设为OFF是不是就可以了。

最好把要叠放的place bound 杀掉

直接把CC的drc关掉就得了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top