微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求救:帮我看看这是什么问题?

求救:帮我看看这是什么问题?

时间:10-02 整理:3721RD 点击:

网络表导入时出错:

Session log中显示:   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON

  1 errors detected
 No oversight detected
 No warning detected

cpu time      0:00:09
elapsed time  0:00:00

总找不出是出了什么问题?请高手指点一下

不要导入,用新转法,直接由sch到Allegro环境,试试看还有什么提示没有?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top