微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助,netlist问题

求助,netlist问题

时间:10-02 整理:3721RD 点击:

在capture cis中画好了原理图,drc校验无错误,但是做netlist时出现了如下的对话框,不知道如何解决

error:Netlister failed Please refer to Session log or netlist.log for detail

叫你看session.log文件查看详细出错原因啊

你贴个这出来谁知道你出了什么错啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top