微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 160的问题

160的问题

时间:10-02 整理:3721RD 点击:
怎么设置的默认线宽无效啊?使用的始终是最小线宽。请问有人遇到类似的问题没?怎么解决?

没有遇你所说的问题,你可以在规则中设置布线宽度

你说的是约束管理器设定的吗?可是那里面只有min和max,然后走起来默认的是min,而在design parameter editor 的route里面设定的line width  不应该是默认的线宽吗?怎么设定后无法保存,总是min的值。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top