微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导出netlist出错

导出netlist出错

时间:10-02 整理:3721RD 点击:

 


我装的15.2,导出NETLIST老是这个提示:

请帮帮我,谢谢

能把你的Session log里的错误信息说出来吗 我想我可以帮你解决问题 你这要贴出来我没办法看到错误信息啊

你这么一提醒,我大概知道了,不甚感谢!

原理图里面有PIN没有接上

o

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top