微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 对于via有什么样的要求?为什么我做的via有的不可用呢?

allegro 对于via有什么样的要求?为什么我做的via有的不可用呢?

时间:10-02 整理:3721RD 点击:
allegro 对于via有什么样的要求?为什么我做的via有的不可用呢?

the same to me?

via的thermal relief对么?焊盘路径?

对过孔没要求,路径设置啊,还有你有做thermal relief的话,FLASH 做了没? 路境对吗?

会不会与设计规格冲突而不可用呢?比如设置pad2pad min 10mil,那么如果via 孔径小于10mil是不是不可用?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top