微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 无法添加底层贴片测试点

无法添加底层贴片测试点

时间:10-02 整理:3721RD 点击:

 提示信息:W- WARNING: Padstack PAD_SMDTP-1R0 does not match the layer stackup ... REJECTED.
 
而thru via可以正常添加,

 设置为双面都可以添加

这里有个矛盾,添加底层smt型测试点需要pad 定义在底层,但是建立焊盘时,单层pad只能在begin layer定义,soldermask只能定义soldermask_top等等

韩盘定义成blind/buried

ok,谢谢eric57

受教了,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top