微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 生成网表时的错误

生成网表时的错误

时间：10-02 整理：3721RD 点击：

在生成网表时（capture），老说我的name 和value有非法字符，可是我检查，没发有误，请问这是怎么回事，我在设置属性时，只设置了name、value、footprint，请问这有影响吗?

上一篇：安装allegro 15.5 16.0 后均无manufacture菜单
下一篇：请问怎么让走线随元件一起移动呀？

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top