重导网表后，怎么规则约束被冲掉了？

关于规则问题，现在碰到这种情况： 在brd文件中做swap pin 后，backannotate 到CIS中，重新生成网表之后，再次导入到pcb后，发现原来之前定义好的所有规则约束都没有了?

怎么会这样子哪，有没有什么方法可以保持这些规则不被冲掉哪?

pin pair都变了，规则当然跑了。CMGR里面PIN PAIR是基础

有的pin pair 没有变，为何也冲掉了哪?

線路如果變更的話一般都會影響規則的變化

继续等待................

你应该在PCB中先导出netlist，再back anntotate....,即将你在PCB中的约束返给DSN原理图，那么你再修改DSN后,再导入PCB才会保留原来的.....