微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么在器件引脚中间不能布线?提示错误K&L

为什么在器件引脚中间不能布线?提示错误K&L

时间:10-02 整理:3721RD 点击:

 如下图所示,DRC错误显示如下:(似乎是在禁止布线层不线了,可我设置的禁止布线层在很远的地方呢)

LISTING: 1 element(s)

           < DRC ERROR >          

  Class:           DRC ERROR CLASS
  Subclass:        TOP
  Origin xy:       (685.00 152.44)

  CONSTRAINT:      Line to Route Keepout Spacing
  CONSTRAINT SET:  DEFAULT
  CONSTRAINT TYPE: NET SPACING CONSTRAINTS
    Constraint value: 0 MIL
    Actual value:     0 MIL

  - - - - - - - - - - - - - - - - - - - -

  Element type:    VERTICAL LINE SEGMENT
  Class:           ETCH
  Subclass:        TOP

  part of a connect line
  Not on a Net

segment:xy (685.00 115.00) xy (685.00 190.00) width (6.00)

  - - - - - - - - - - - - - - - - - - - -

  Element type:    SHAPE
  Class:           ROUTE KEEPOUT
  Subclass:        TOP

你肯定設置了在元件之間不能步線的功能了

要不然不會出現這樣的錯誤,檢查一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top