微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:有关铺铜的问题

求助:有关铺铜的问题

时间:10-02 整理:3721RD 点击:

我在铺铜时发现铜铺进了0603封装的两个焊盘之间(如下图所示),

 

请教应该如何设置铜才不会铺进0603的两个焊盘间?谢谢!

铺进两焊盘间应该没有什么问题吧。
你如果实在看它铺在中间不爽就把如下参数设置大一点儿:
Global Dynamic shape Parameters 〉void controls〉suppress shapes less than
和clearances

应该没问题。

如果不想改shape设置,就把0603封装的中间加上rout keepout

 不错,顶一下!感谢小编!

错,0603中虽然可铺上shape和走过一跟线,但是为了安全(不短路)是不允许的!

解决了,谢谢各位!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top