微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何为同一个NET不同的pin pair设置不同的属性?

如何为同一个NET不同的pin pair设置不同的属性?

时间:10-02 整理:3721RD 点击:
请教达人,如何为同一个NET不同的pin pair(或者net schedule后的不同的段)设置不同的属性(线宽,线距,长度,走线层等等)?

不同层走线比较简单,同一规则就行了。

相同层的走线就比较烦了,只能通过添加rule_area的方式吧?

對于不同的屬性設置不同的規則

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top