微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 第一次做原理图封装 出错了

第一次做原理图封装 出错了

时间:10-02 整理:3721RD 点击:

我第一次用orcad做了个DSP的原理图封装

因为有好多管叫是电源和地

报出如下错误

warning: A pin with name 'VSS' is duplicated on the part

不明白是怎么回事

电源也有好多管脚但没报错

地是VSS就报错

找到了

原来是管脚的类型不一致

很多VSS的管脚

有一部分我定义为“POWER”

一部分定义为“passive"

这软件的检查真严格阿

呵呵,当然了

这个错误是不是可以设置跳过检查

2楼的意思是   可以用重复的名字,比如 多个  GND  
但是每个pin的类型必须一直,比如 都是POWER 
假如类型不一致  会报错
假如一致,就不会报错,是不是这样呢?



又发现了

电源和地的多个管脚定义的类型一致就不报错

其他管脚不管定义的类型是什么

总是报上面的错误

又发现问题了

电源和地的管脚只要定义的类型一样就不报错

其他管脚不管定义的类型是啥

只要有重名的就抱上面的错误

我遇到了这个问题,我是这么解决的,我把所有的GND管脚标号为GND1,GND2 。

就没有问题了,可能里面就是不能重名。你试一下!

顶,请Lz继续记录遇到问题以及如何解决的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top