微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 高手指点,一下,

高手指点,一下,

时间:10-02 整理:3721RD 点击:

我在用CAPTURE CIS时,在总线上放不了网络标号不知道是什么原因,,还有一个问题,我怎么将新做的封装库放入到ALLEGRO中,是放在C盘的目录下面吗?望高手指点我这个初学的人.谢谢.

1.放不了网络标号?可以直接双击网络线再给名字。

2.封装库放哪里随个人喜好,在allegro里面设置路径即可。

在allegro里面设置路径怎么设置的?还有我双击后里面有个名字,是数字的,改不了.希望高手能指点我一下,留个QQ我好吗?

谢谢你啊,

Setup--User Preferences--Config_paths--decpath...

                       --Design_paths--padpath...

                                     --psmpath...

以上是設置symbol路經步驟

谢谢你.能给你的QQ我吗.我还有一些问想问你,高手.

我画原理图是老生成不了网络表,出错,我不知道是什么原因#3 Error   [ALG0033] Unable to find package for PAGE1: SCHEMATIC1, PAGE2 (4.80, 10.90).
#4 Aborting Netlisting... Please correct the above errors and retry.
能帮我解答一下吗.PAGE1是原理图,可能是做层次原理图的问题.

俺上班不能用QQ,有問題可以在這裡留言,這裡很多人可以幫你的

按一下F1,看看 [ALG0033]的錯誤解釋是什麽?

那什么可以联系你,觉得你是个好人,邮箱有吗.

呵呵~~這邊留言就好了,或在論壇裏給我發端消息也可以哦

 

支持論壇發展~

在哪里按?

有很多控制面,我按了好象出来帮助文件.

ORCAD裏面按,就是幫助文件,你找 [ALG0033] 對應的解釋!

Error [ALG0033] Invalid Part Property specified for <art>, ID <ID of the occurrence>

If you have a multi-section part, then the component definition properties for each section must be the same. For example, you can't have two different PCB Footprint or Value properties on two different sections of a NAND gate IC.

For more information, see the Capture Knowledge System (Capture's online help).

 

我设计了几个输入口,但那是做层次原理图的,怎么可能要封装呢?

我觉得很奇怪.

是找不到封装,可能你路径没设

我是输入几个口,但是做层次原理图用的,没有什么封装啊,.不知道什么意思?

在检查原理图的时候跟这个应该没关系的.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top