PowerPCB转Allegro时的覆铜问题

PowerPCB转Allegro时，我发现部分覆铜在转换时被删掉了，如下图：

       觉得是不是转换时，没有形成rutekeepin层导致一部分覆铜被删了。尽管POWERPCB中也有类似与Allegro的routekeepin层（叫Pour outline)，但是自己研究了一下两个还是有区别的，所以想问问各位同行，大家是否也遇到过同样的问题

难道各位同行没遇到这样的情况吗?

就算能转过去，也是有问题的?不能用的！

我转的时候元器件的丝印框都没有了

网口处理的这么LJ

注意POWERPCB在输出网络表时是否有不正常的报错，关于铜皮的，如果可以正常输出，在转入ALLEGRO时铜皮应该不会丢失

你的意思是说要查查POWERPCB在导网表时是否正确?和转换成ALLEGRO无关?