微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 第一次登录就求助

第一次登录就求助

时间:10-02 整理:3721RD 点击:
当想做原理图的时候 ,启动allegro_design_entry_HDL
选中一个套件如allegro design entry HDL 610 然后create new project 会有两行错误
大概意思是在/opt/spb155/share/library/cds.lib中两个path是错误的,即/opt/spb155/share/library/vlsi和~~~~~~~/share/library/ver-HWmodels不存在,难到我还需要什么套件需要安装吗,安装的过程当中我已经全部安装了,并没有错误出现,而且第却没有vlsi和ver_HWmodels这两个目录或文件.
在linux不能用capture画原理图,没的选择啊.请高手指点一下

我的系统为 redhat enterprise linux as 4 update 5

真受打击,没人理啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top