微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在CONCEPT 15.1中逻辑图打包中出现以下错误

在CONCEPT 15.1中逻辑图打包中出现以下错误

时间:10-02 整理:3721RD 点击:

我在CONCEPT 15.1中逻辑图打包中出现以下错误,谁知道怎么解决吗,多谢!

#1  ERROR(1053): Cannot find a ppt part that matches the instance properties.
        Ppt Name: GBX_4P
        Schematic instance: @MYLIB_LIB.CPMTSD(SCH_1)AGE1_I27@CPMTSD_LIB.GBX~
_4P(CHIPS)
        Property Name: PACK_TYPE     (OPT=?)
        Property Value:
        Property Name: PACK_NAME     (OPT=?)
        Property Value:

请问你输出的网表格式?好像是你做的原理图库有问题!

请用其他方式输出网表试试。

我是在执行CONCEPT-HDL中/Export physical产生的错误显示在PXL.LOG文件中

但是逻辑符号和原理图CHECK时都没有报错啊

请问应该怎么解决呢

我是在执行CONCEPT-HDL中/Export physical产生的错误显示在PXL.LOG文件中

但是逻辑符号和原理图CHECK时都没有报错啊

请问应该怎么解决呢

上一篇:DRC错误信息含义
下一篇:高速pcb仿真!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top