微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 原理图出网表问题

原理图出网表问题

时间：10-02 整理：3721RD 点击：

我用CAPTURE出网表到ALLEGRO出现这些,大家帮忙解决一下,谢谢.

你的封装和原理图管脚数量不一至。

谢谢。

上一篇：要做线路板就找我
下一篇：出GERBER碰到的问题，在线等大虾救

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top