微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教:orcad导网表至allegro错误

请教:orcad导网表至allegro错误

时间:10-02 整理:3721RD 点击:

在orcad导网表至allegro出现如下错误:

packaging the design view...Error: Line 0 in file :
   Illegal section pin value 
 Detected in function: pstBuildSwapTable
Error: Line 0 in file :
   Illegal section pin value 
 Detected in function: pstBuildSwapTable
Error: Line 0 in file :
   Illegal section pin value 
 Detected in function: pstBuildSwapTable

请教这个问题要怎么解决?自己想了好久也搞不定,请大家帮帮忙啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top