微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问一下,在ALLEGRO中布总线时是否一定要在同一层?

请问一下,在ALLEGRO中布总线时是否一定要在同一层?

时间:10-02 整理:3721RD 点击:

我在布总线时发现在一层中布不下,请问能否设置其中一些走其他层呢?该如何处理?

谢谢!

你指的具体是哪种功能的总线

这个问题首先就问的不对,什么叫在allergo里面需要.....,allegro只是工具,照你的意思如果用protel,POWERPCB,就不需要了吗?

就我个人经验来说,一般高速的数据总线一般都是有等长要求的.

而且一般的要求,不是说所有的走一起,而是同一组的要走在一起,走同一层.但是又不能死搬教条,具体视BGA而定,因为有的BGA明显就实现不了同一group走同一层,那么就退而求其次走在一起就可以了.

加一句,如果有阻抗要求,走在不同层,还要算阻抗的.也许线宽也要变.

dd

9000

應該看實際你的設計是幾層板...再來規畫走線的層面

可以走不过要注意例如要是走在GND层要注意这一层的完整性

看那種BUS,阻抗要求一般都要求一致

換層的時候,一般參考層面也會有變化,這樣一來阻抗控制就不好達到要求了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top