微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于route 等长问题

关于route 等长问题

时间:10-02 整理:3721RD 点击:

现在在layout 过程中,走线需要等长,我该如何设置。且线路可以走成如图所示。求助大家,谢谢

急切希望得到大家帮助

看不到你的图片,没法帮你。

不过,你可以在setup->electrical constraint spreadsheet中,在弹出窗口的net栏里选择routing->min/max propagation delay,在里面设置你的等长线的最大和最小差值;

在route->propagation by click 右键 setup中设置走线方式。

如果需要的话可以打开实时长度显示,在setup->user preferences->etch->allegro_dynam_timing fixedpos。

通过上面这个方法是在告诉我们这对线的长短信息,至于等长个人觉得只能去手动调整了.

谢谢大家,不知道怎么弄不上图,我再发一下C:\Documents and Settings\501414402\Desktop\untitled.bmp

自己手动调呀,其他的设置都是告诉你你的达到要求没有

原来是这样设置啊.呵呵

xuexi

受教了

学习了!

pcb群:39145465
专业PCB制作,SMT钢网制作,SMT来料加工。PCB单,双,多层板,打样批量,交期快,质量佳。赵先生:13008860558

两条不同路径做到绝对完全等长是没有必要的,长度差控制在某一范围内即可,如在package的layout里控制等长的话,长度差我一般控制在100um就可以了,因此,手动调整即可,供参考!~

收益非浅

谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top