微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 關於Allegro 15.2 轉Netlist會出現的問題

關於Allegro 15.2 轉Netlist會出現的問題

时间:10-02 整理:3721RD 点击:

不好意思!小弟我最近遇到一些問題,關於Allegro 15.2 轉Netlist會出現的問題如下:Error: Line 4401 in file E:\Project\N370\100-PCIE\SCH\test\allegro/pstxnet.dat:
   Could not create new pin inst <logicalPinName> 
 Detected in function: pstReadNodeSec
Error: Line 4401 in file E:\Project\N370\100-PCIE\SCH\test\allegro/pstxnet.dat:
   Error loading the net list file 
 Detected in function: ddbLoadPstXFiles
#172 Error   [ALG0036] Unable to read logical netlist data

感謝知道這情況的大哥大姊們,請指點一下小弟我~~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top