微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助网络表生成问题

求助网络表生成问题

时间:10-02 整理:3721RD 点击:

我用capture  CIS   画好一个电路图后,pcb封装什么都弄好了,用design  rulers check检查也未发生问题,

但是在 create   netlist 时发生错误,在log里提示如下:

#1 Error    Duplicate    Pin  name  "offset  null"  found   on  package   CA3140 ,U3  pin  number1:schematical  ,OP(7.00,2.70) ,please    renumber  one of  these

我双击CA3140的第一管脚后,弹出对话框,但是在里面无法更改"offset  null"

 

  求救     如何才能顺利的导出网络表呢?   求各位大侠指教?

有没有高手赐教啊

我用741替代可以生成网络表

是不是

offset  null就必须接电路  不能空脚?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top