微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro生成网表时的错误,不知道怎么改?

allegro生成网表时的错误,不知道怎么改?

时间:10-02 整理:3721RD 点击:

Spawning... "E:\Cadence\SPB_15.5.1\tools\capture\pstswp.exe" -pst -d "E:\work\07.work\0704\HHARM2440-SMIP-R2\hharmsimp-r2-2007.dsn" -n "E:\work\07.work\0704\HHARM2440-SMIP-R2\allegro" -c "E:\Cadence\SPB_15.5.1\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"
#1 Error   [ALG0039] No components to package in design.
#2 Aborting Netlisting... Please correct the above errors and retry.

Exiting... "E:\Cadence\SPB_15.5.1\tools\capture\pstswp.exe" -pst -d "E:\work\07.work\0704\HHARM2440-SMIP-R2\hharmsimp-r2-2007.dsn" -n

我所有的元件都加封装了,觉得怪怪的有谁给指点一下?先谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top