微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 困扰了几天的问题

困扰了几天的问题

时间:10-02 整理:3721RD 点击:
大家好,
我自己画的symbol package,在放置元件的时候总是提示:
W: ILLEGAL SIZE ID
我看了帮助,然后又弄了很久还是这个问题,不知道是哪里出错了。
麻烦各位帮我出出主意。
先谢了!

symbol package,传上来看看..

好的

dra文件:

where is it?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top