微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro叠层设计的一个问题

Allegro叠层设计的一个问题

时间:10-02 整理:3721RD 点击:

有一个12层板叠层设计,如下:

Top-V

GND

Singal-H

Signal-V

VCC

Signal-H

Signal-V

VCC

Signal-H

Signal-V

GND

Bottom-H

在allegro下面设置叠层参数,我设置的都对称(相同),发现每两个电源、地之间的Signal-H和Signal-V阻抗值不一样,相差好多。

请问这是怎么回事?

介质厚度是否统一?

统一

FR4取值一样,电源地都取1.4mil,信号层都取0.7mil,线宽都取5mil

这个板本身对称,取值还对称

不知怎么阻抗就不一样

自己顶一下

建议用polar计算一下



我用HyperLynx计算,发现没问题,两个对等的信号线阻抗相等

建议用polar计算一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top