微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > TOP层敷铜的问题

TOP层敷铜的问题

时间:10-02 整理:3721RD 点击:
    由于Board Line层比较不规范,我敷铜时想让铜层能直接是按照Bord Line缩进20mil来作为敷铜的外框,不知道该怎么设置,求助

Board Line如果是一个整体可以用Z-Copy,Options里可以设定缩小活扩大.

也可以Z-Copy一层Route kin敷铜时每层铜都在Route kin以内

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top