微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro画原理图的一个问题

allegro画原理图的一个问题

时间:10-02 整理:3721RD 点击:

求助:用Design Entry HDL 画原理图时,为什么不能加 端口,加 page bords,需要什么库吗?

还是用capture,就是Design Entry CIS,方便简单好学,

端口,加 page bords

符号在cadence本地的目录下才有。

 谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top