微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:allegro往PCB中导网表出错

求助:allegro往PCB中导网表出错

时间:10-02 整理:3721RD 点击:

求助大家一个问题

我想确认我的原理图和PCB之间是否是同一版,采用方法是将网表文件再导入原理图中

但是我把网表导入PCB中后发生很多的错误有九千多项,多数是说can't find device file,但是我已经将PCB导出元器件的封装库了,而且也都放到了同一个文件夹下了,请问我该怎么办呢.对了,我生成网表是.NET的那种,使用ALLEGRO.DLL生成的,因为方案的技术支持要求我们用这种方式导出网表

这有没有可能是ALLEGRO版本的事,我们用得事15.2和15.5,而美国那边的原厂是用15.7版本的

再有谁能告诉我到哪里去下载ALLEGRO 15.7版本

想确认原理图和PCB之间是否是同一版

直接比对就可以了,应该没有必要再次导入

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top