微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铺铜时表面层铺铜和元件接地脚怎么没有接在一起?

铺铜时表面层铺铜和元件接地脚怎么没有接在一起?

时间:10-02 整理:3721RD 点击:

表面层铺铜和接地脚没有接在一起,造成散热不良,怎么办呢?是不是那里还没有设置好呢?谢谢

P2,P3是接地脚,表面动态铺铜却没有和P2,P3连在一起?怎么办呢

那位大侠帮一下忙呀

首先,你确定一下你的这个铜层是设置为GND吗?

如果是,你再点击shape->select shape or void,点击这个铜层,单击右键,选parameters对铜层参数进行设置,主要是thermal relief connects中里面选好就可以了,

确定一下你的这个铜层是设置为GND?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top