微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何在驱动端产生差分信号

如何在驱动端产生差分信号

时间:10-02 整理:3721RD 点击:
在 sigxp中,比如我主芯片的差分时钟信号,有两个driver:clk_n,clk_p,需要设置一些什么参数才能使这两个信号的相位相差180度。用pulse不能设置offset。设置custom需要设置一堆伪随机码(这个只在做眼图的时候有用?)

在驱动端设置pin pair

谢谢回复。

问题是在哪里设置?

在PCB SI中,没有找到设置pin pair的地方。

在constraint manager中设置了为差分信号,可以看到设置为pin pair但是是灰色的。

在sigxp中没有发现将驱动端设置成pin pair模式。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top