微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > capture CIS 生成网表出现的问题

capture CIS 生成网表出现的问题

时间:10-02 整理:3721RD 点击:


session log如下

********************************************************************************
Netlisting the design

********************************************************************************

Design Name:
e:\ms1080\ms1080 main card_han_ias.dsn
Netlist Directory:
E:\MS1080\ALLEGRO
Configuration File:
D:\Cadence\SPB_15.2\tools\capture\allegro.cfg

Spawning... "D:\Cadence\SPB_15.2\tools\capture\pstswp.exe" -pst -d "e:\ms1080\ms1080 main card_han_ias.dsn" -n "E:\MS1080\ALLEGRO" -c "D:\Cadence\SPB_15.2\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"

Exiting... "D:\Cadence\SPB_15.2\tools\capture\pstswp.exe" -pst -d "e:\ms1080\ms1080 main card_han_ias.dsn" -n "E:\MS1080\ALLEGRO" -c "D:\Cadence\SPB_15.2\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"


*** Done ***

以前碰到的问题都是很具体的。可以一个一个的解决。

这个问题就那么几行字,不知道如何解决。有朋友遇到过么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top