微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么在覆负片铜的时候信号线都避不开啊?

为什么在覆负片铜的时候信号线都避不开啊?

时间:10-02 整理:3721RD 点击:
如题。见下图:

如果是14.2版的查看shape-->parameters..里的参数,15版的改为动态即可自动避开不同信号的了

改成正片,再用上面的方法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top