微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 怪事多多,Allegroz走线

怪事多多,Allegroz走线

时间:10-02 整理:3721RD 点击:
我目前是对着书摸索着Allegro,现在碰到一个怪事就是:网络查找可证实是一个网络的,在走线状态下,只能从一个焊盘走一根线出去,如果继续由该焊盘走线到另一个焊盘,则报错,各位有碰到这样的问题吗?起初以为哪的设置错了,核对了下,没有发现问题在哪?目前就卡在这了,各位帮助下,谢谢!


你问得太模糊了,我估计你是这边没设好

谢谢楼上的,可是我试了下,问题照旧

怎么没人回答,难道我要重新对导一次网络,然后重新排元器件不成?

贴图上来看,详细点

不好意思,必须要知道你的报错的类型,把drc错误的内容贴上来才可以对症下药

drc错误信息是fixed clines can not bubbled

             Drc errors created

             No drc errors detected

图不会上传,是哪个图标?谢谢

是不是你的走线影响到周围的fix的走线了?

把drc的内容都贴上来吧,对错误的详细描述

好的,但是很弱的问一句哪个纽是可以发图片的

 

 D:\picture\小小\019.jpg

C:\Documents and Settings\emily\桌面\qq

Pick first element.
last pick:  5670  16006
last pick:  5670  16060
No DRC errors detected.
Pick first element.
last pick:  5722  16012
Pick first element.
last pick:  5722  16012
last pick:  5674  16002
Drc error(s) created.
Pick first element.
last pick:  5808  15950
last pick:  5808  15996
No DRC errors detected.
last pick:  5812  16000
No DRC errors detected.
last pick:  5808  15996
last pick:  5806  15998
No DRC errors detected.
last pick:  5808  15996
W- The pick was ignored.  It is the same as the previous pick.
Pick first element.
Command >

呵呵,为表感谢,发个可爱小狗蛋糕,以上就是我在画线时出现的信息,图片中同一个网络用不同的颜色区别开了,大家帮我看看问题在哪?

晕,怎么图片没上去,再试下D:\picture\小小\qq.JPG

D:\picture\小小\qq.JPG

感觉是我在自娱自乐了,当是自己顶帖了,有高人知道问题在哪吗

是否这样的


好象除了Constraint:line to SMD pin spacing 不一样,其他相同

呵呵,你就像jwenf_182一样,贴那个drc的maker的信息,不用贴图片上来,发信息上的文字就可以,直到怎么做吧,按f5,find里面只选择drc,然后查看那个drc的信息,把文字法上来

公司是分内外网的,传个文件需要申请,我现在就把那个DRC错误敲上来

classRC error class

subclass:top

origin xy5896,15971)

constraint:line to line spacing

constraint set efault

constraint Type:Net spacing congstraints

constraint vulue:6mil

Actual vulue:0 mil

element type:vertical line segment

class:Etch

subclass:top

part of a connect line not on a net

element type:vertical line segment

class:Etch

subclass:top

part of a connect line

part of a connect name:N16798940

有用信息就是那么些,看各位有遇到这种情况的吗?如果再不可以,我只有采取最有效的方法,从新调入元件,也不能总在这卡着,不过还是谢谢以上回帖的ts_summer 和jiwenf_182,谢谢你们的关注!

drc是lin到lin,一个line不在网络

从drc来看,你上面说的两个管教是否在一个网络上值得怀疑(不是怀疑你啊呵呵),有几个解决方法你看看吧

1 有可能有个pin上有一些残留的dangling的cline,你现把管教上清理干净了。走线的时候options选上snap to pin 和 replace line

  (但是如果这样的话之前就可能会有pin to line(line not on a net)这样的warning,尝试一下吧)

2 两个pin确实不在一个网络上,你走线的时候这样试试:从那个可以走线的管教走出来,然后探出右键菜单,选择target-〉route from target,(要是没有的话可能是版本问题,就算了)

要是没有帮助

谢谢ts_summer的关注,我的版本是15.5,你说的两种方法都试了下,第一种方法我只能选择snap to connect point,和replace etch,第2种方法试了如你所言,route from target为不可选择的状态,目前在我重新调入的board里就不存在这种现象,我开始重新布局了,就当多多练习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top