微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 生成网表的时候出现问题

生成网表的时候出现问题

时间:10-02 整理:3721RD 点击:

生成网表的时候出现

我在生成网表的时候出现:Error: Line 870 in file D:\design\moveepv\corebrd_hh\sch_pcb\ver3_cadence\allegro/pstxnet.dat:
   Reference designators inconsistent in xprt and xnet files 
 Detected in function: pstFindInstByOldPathName
各位帮帮忙看看啊,急

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top