微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 中间层动态敷铜,铜皮为什麽不避让?

中间层动态敷铜,铜皮为什麽不避让?

时间:10-02 整理:3721RD 点击:

今天学习敷铜遇到个问题请教一下高手,我在第二层敷GND_BT网络的铜皮,也选择了动态敷铜,但是敷铜之后铜皮并没有避让,在顶层或底层都没问题,中间层每层都会,是我哪设置有问题吗,不知什麽原因,见下图,兄弟姐妹们帮个忙,谢谢!


你用的是负片,

明白了,谢谢楼上的兄弟。

不错,顶一下!感谢小编!

顶就一个字

把visibility那一层打开,把options选择到那一层看看,如果没有避让,哪有可能你用的是neg片子,而那些via又没有设置thermal relief和anti pad

如果设置好了会自动地避让的

谢谢,中间两层(GND和POWER)确实是定义的负片,via没有设置thermal relief和anti pad,如果将GND和POWER层设置成正片,则可自动避让(这样via不用设置thermal relief和anti) ,这样会不会有什麽后遗症,按理应该设成负片,希望高手再指点一下,谢谢!

我的via设置thermal relief和anti pad,为什麽敷铜还是不避让,谢谢!

顶一个,有时也遇到这个问题...

不是可以直接灌吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top