微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 碰到一个问题,很棘手!高人进来看看。

碰到一个问题,很棘手!高人进来看看。

时间:10-02 整理:3721RD 点击:

电源层,做了电源层分割以后,把Anti Etch分割线的宽度从80mil改到20mil,但是,重新Create后,铜皮之间的距离还是80mil。没有自动回到20mil的宽度。不知道是什么原因,我用的是正片。

软件版本是15.2。

以前一直没有碰到这样的问题。这次见鬼了,不知道哪里设置的不对。急的很。

正片的问题

你概念上有点矛盾,用正片就用不到anti etch

直接edit bundry

向你学习Allegro,我好佩服你,拜你为师怎样

正片一样可以适用anti etch,而且allegro对于正片的anti etch的功能的支持要比负片的好

你可以看一看shape to shape的constraints是不是设置成了80mil了

修改了一下constraint里面shape to shape的间距,就OK了。但是之前的间距设置为10mil,我修改成8mil就自动调整好了。感觉怪怪的。用了几年了,还没有碰到过这样的问题。

谢谢以上各位帮忙!

呵呵这个软件bug多

呵呵!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top