微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么覆铜时会出现这样的情况?

为什么覆铜时会出现这样的情况?

时间:10-02 整理:3721RD 点击:

覆铜时遇到一个很奇怪的现象,该连在一起地块没有连在一起(不是由于间距的关系,铜片也是动态的),该与铜片连接的pin脚,也没连在一起,不知什么原因?我直接覆铜和用Z-COPY都是这样。见附图

 

你的netlist对不对哦

首相注意设置shape的net name

然后看看shape菜单下动态扑通的设置有没有问题

最后看看你的via的属性,看看是不是设置的不合dynamic shape连接(一般设置了自己会知道呵呵)

你是不是没有命名呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top