微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于正片和负片铺铜的问题

关于正片和负片铺铜的问题

时间:10-02 整理:3721RD 点击:

一块有BGA的PCB,中间都是VIA。

在铺铜连接电源的时候,用负片很轻松就搞定了。

但用正片SMOOTH发现,很多地方不好连起来。

我只有把Oversize value改的很小才能完全连好。

不知道用负片连接的时候为什么不用设置这些就可以连好的呢

知道的说说,谢谢了!

呵呵

neg连接的时候都是调用的现成的flash symbole,当然容易连接

而pos连接的时候都是时事的根据drc或者是一些constrants,properties通过设置dynamic shape的thermal连接规则来划线的,每次这种命令都要根进很多的参数和判断的过程,因此会很慢,有时候甚至由于小数点的问题产生个别让人狠抓狂的但是不影响使用的drc error.

所以大面积的内层铺铜强烈推荐neg方式。

2楼说的不错

问题已经解决了。

我把SHAPE的OVERSIZE VALUE改下搞定了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top