微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教:原理图导pcb时出错!

请教:原理图导pcb时出错!

时间:10-02 整理:3721RD 点击:

请教:原理图没用到的引脚,在网表导pcb时出错!

如DB9封装,原理图没有10,11脚,而DB9 package footprint有,在从 原理图导到pcb时出错!

高手指点!

做到一一对应的,这是一定要的

方法一:如果多余的孔只是机械孔,不需要连到地的,直接在DB9.dra里把这两个孔的Pin Number删掉,或者建库的时候就定义为机械孔

方法二:有时候安装孔需要连接到机壳地,那么就在原理图上加上这两个孔。

谢谢!

lily_7948:你好能干哦!

喜欢你这句话:
念念佛经:oh-money-money-go-my-home!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top