微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 问一下六层板铺地的问题。

问一下六层板铺地的问题。

时间:10-02 整理:3721RD 点击:

六层板的顺序为:SIG1,SIG2,GND,POWER,SIG3,SIG4

这种情况下SIG1和SIG4是否应该铺大面积的地,是不是SIG2为最好的走线层?

谢谢

应该是

如果两面都摆满了元件那怎么办,不可能有机会铺大面积的铜吧。

我问的就是SIG1和SIG4上除去元器件和走线外的其他地方是不是应该铺地,拿不准这种情况是否应该铺

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top